

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年10月30日

出 願 番 号

Application Number:

特願2001-333097

[ST.10/C]:

[JP2001-333097]

出 願 人
Applicant(s):

セイコーエプソン株式会社

2002年 1月29日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

EP-0320201

【提出日】

平成13年10月30日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/8244

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

唐澤 純一

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

渡辺 邦雄

【特許出願人】

【識別番号】

000002369

【氏名又は名称】

セイコーエプソン株式会社

【代理人】

【識別番号】

100090479

【弁理士】

【氏名又は名称】

井上 一

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090387

【弁理士】

【氏名又は名称】

布施 行夫

1

【電話番号】

03-5397-0891

【選任した代理人】

【識別番号】

100090398

【弁理士】

特2001-333097

【氏名又は名称】 大渕 美千栄

【電話番号】

03-5397-0891

【先の出願に基づく優先権主張】

【出願番号】

特願2001-88309

【出願日】

平成13年 3月26日

【手数料の表示】

【予納台帳番号】

039491

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9402500

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 半導体装置、メモリシステムおよび半導体装置 【特許請求の範囲】

【請求項1】 第1負荷トランジスタと、第2負荷トランジスタと、第1駆動トランジスタと、第2駆動トランジスタと、第1転送トランジスタと、第2転送トランジスタとを含むメモリセルを備える半導体装置であって、

第1導電型ウエル領域と、

第2導電型ウエル領域と、

前記第1負荷トランジスタのゲート電極と、前記第1駆動トランジスタのゲート電極とを含む、第1ゲートーゲート電極層と、

前記第2負荷トランジスタのゲート電極と、前記第2駆動トランジスタのゲート電極とを含む、第2ゲートーゲート電極層と、

前記第1負荷トランジスタのドレイン領域と、前記第1駆動トランジスタのドレイン領域とを電気的に接続する接続層の一部を構成する、第1ドレインードレイン配線層と、

前記第2負荷トランジスタのドレイン領域と、前記第2駆動トランジスタのドレイン領域とを電気的に接続する接続層の一部を構成する、第2ドレインードレイン配線層と、


前記第1ゲートーゲート電極層と、前記第2ドレインードレイン配線層とを電 気的に接続する接続層の一部を構成する、第1ドレインーゲート配線層と、

前記第2ゲートーゲート電極層と、前記第1ドレインードレイン配線層とを電気的に接続する接続層の一部を構成する、第2ドレインーゲート配線層と、を含み、

前記第1負荷トランジスタおよび前記第2負荷トランジスタは、前記第1導電型ウエル領域に設けられ、

前記第1駆動トランジスタおよび前記第2駆動トランジスタは、前記第2導電型ウエル領域に設けられ、

前記第2ドレインーゲート配線層は、前記第1ドレインーゲート配線層より上



の層に位置し、かつ、第2ドレインーゲート配線層の上層部と第2ドレインーゲート配線層の下層部とを有し、

前記第2ドレインーゲート配線層の上層部は、前記第2ドレインーゲート配線 層の下層部より上の層に位置し、

前記第2ドレインーゲート配線層の上層部は、前記第1導電型ウエル領域および前記第2導電型ウエル領域のいずれかの領域の上方に設けられている、半導体装置。

【請求項2】 請求項1において、

前記第2ドレイン-ゲート配線層の上層部は、前記第1導電型ウエル領域と前 記第2導電型ウエル領域との境界より、該第2導電型ウエル領域側に設けられて いる、半導体装置。

【請求項3】 請求項2において、

さらに、主ワード線を有し、

前記主ワード線は、前記第2ドレインーゲート配線層の上層部と同一の層に設けられ、かつ、前記第1導電型ウエル領域と前記第2導電型ウエル領域との境界より、該第1導電型ウエル領域側に設けられている、半導体装置。

【請求項4】 請求項1において、

前記第2ドレイン-ゲート配線層の上層部は、前記第1導電型ウエル領域と前 記第2導電型ウエル領域との境界より、該第1導電型ウエル領域側に設けられて いる、半導体装置。

【請求項5】 請求項4において、

さらに、主ワード線を有し、

前記主ワード線は、前記第2ドレインーゲート配線層の上層部と同一の層に設けられ、かつ、前記第1導電型ウエル領域と前記第2導電型ウエル領域との境界より、該第2導電型ウエル領域側に設けられている、半導体装置。

【請求項6】 請求項1~5のいずれかにおいて、

前記第1ドレインーゲート配線層は、前記第2ドレインードレイン配線層とコンタクト部を介して電気的に接続され、

前記第2ドレインーゲート配線層の下層部は、前記第2ゲートーゲート電極層



とコンタクト部を介して電気的に接続され、

前記第2ドレインーゲート配線層の上層部は、前記第1ドレインードレイン配線層および前記第2ドレインーゲート配線層の下層部のそれぞれとコンタクト部を介して電気的に接続されている、半導体装置。

【請求項7】 請求項1~6のいずれかにおいて、

前記第1ゲートーゲート電極層と、前記第2ゲートーゲート電極層と、前記第 1ドレインーゲート配線層とは、同一の層に設けられ、

前記第1ドレインーゲート配線層は、前記第1導電型ウエル領域と前記第2導 電型ウエル領域との境界上に設けられている、半導体装置。

【請求項8】 請求項1~7のいずれかにおいて、

前記第1ドレインーゲート配線層と、前記第2ドレインーゲート配線層の上層 部とは、平面的にみて重ならないように設けられている、半導体装置。

【請求項9】 請求項1~8のいずれかにおいて、

前記第1ゲートーゲート電極層、前記第2ゲートーゲート電極層および前記第 1ドレインーゲート配線層は、第1層導電層に位置し、

前記第1ドレインードレイン配線層、前記第2ドレインードレイン配線層および前記第2ドレインーゲート配線層の下層部は、第2層導電層に位置し、

前記第2ドレインーゲート配線層の上層部は、第3層導電層に位置する、半導体装置。

【請求項10】 請求項1~9のいずれかにおいて、

第2層導電層は、髙融点金属の窒化物層である、半導体装置。

【請求項11】 請求項1~9のいずれかにおいて、

第2層導電層の厚さは、100~200nmである、半導体装置。

【請求項12】 請求項1~11のいずれかに記載の前記半導体装置を備える、メモリシステム。

【請求項13】 請求項1~11のいずれかに記載の前記半導体装置を備える、電子機器。

【発明の詳細な説明】

[0001]



【発明の属する技術分野】

本発明は、例えば、SRAM (static random access memory) のような半導体装置、および、これを備えるメモリシステム、電子機器に関する。

[0002]

【背景技術】

半導体記憶装置の一種であるSRAMは、リフレッシュ動作が不要なのでシステムを簡単にできることや低消費電力であるという特徴を有する。このため、SRAMは、例えば、携帯電話のような電子機器のメモリに好適に使用される。

[0003]

【発明が解決しようとする課題】

本発明の目的は、セル面積を小さくすることができる、半導体装置を提供することにある。

[0004]

本発明の他の目的は、本発明の半導体装置を含むメモリシステムおよび電子機器を提供することにある。

[0005]

【課題を解決するための手段】

1. 半導体装置

本発明の半導体装置は、

第1負荷トランジスタと、第2負荷トランジスタと、第1駆動トランジスタと、第2駆動トランジスタと、第1転送トランジスタと、第2転送トランジスタとを含むメモリセルを備える半導体装置であって、

第1導電型ウエル領域と、

第2導電型ウエル領域と、

前記第1負荷トランジスタのゲート電極と、前記第1駆動トランジスタのゲート電極とを含む、第1ゲートーゲート電極層と、

前記第2負荷トランジスタのゲート電極と、前記第2駆動トランジスタのゲート電極とを含む、第2ゲートーゲート電極層と、

前記第1負荷トランジスタのドレイン領域と、前記第1駆動トランジスタのド

レイン領域とを電気的に接続する接続層の一部を構成する、第1ドレインードレイン配線層と、

前記第2負荷トランジスタのドレイン領域と、前記第2駆動トランジスタのドレイン領域とを電気的に接続する接続層の一部を構成する、第2ドレインードレイン配線層と、

前記第1ゲートーゲート電極層と、前記第2ドレインードレイン配線層とを電 気的に接続する接続層の一部を構成する、第1ドレインーゲート配線層と、

前記第2ゲートーゲート電極層と、前記第1ドレインードレイン配線層とを電 気的に接続する接続層の一部を構成する、第2ドレインーゲート配線層と、を含 み、

前記第1負荷トランジスタおよび前記第2負荷トランジスタは、前記第1導電型ウエル領域に設けられ、

前記第1駆動トランジスタおよび前記第2駆動トランジスタは、前記第2導電型ウエル領域に設けられ、

前記第2ドレインーゲート配線層は、前記第1ドレインーゲート配線層より上の層に位置し、かつ、第2ドレインーゲート配線層の上層部と第2ドレインーゲート配線層の下層部とを有し、

前記第2ドレインーゲート配線層の上層部は、前記第2ドレインーゲート配線 層の下層部より上の層に位置し、


前記第2ドレインーゲート配線層の上層部は、前記第1導電型ウエル領域および前記第2導電型ウエル領域のいずれかの領域の上方に設けられている。

[0006]

ここで、「配線層」とは、フィールドまたは層間絶縁層の上に配置された、層 状の導電層をいう。

[0007]

本発明においては、第2ドレインーゲート配線層は、前記第1ドレインーゲート配線層より上の層に位置している。すなわち、第1ドレインーゲート配線層と、第2ドレインーゲート配線層とは、それぞれ異なる層に位置している。このため、本発明によれば、第1ドレインーゲート配線層と、第2ドレインーゲート配



[0008]

この態様の場合、後述するように、第2ドレインーゲート配線層の上層部を第2導電型ウエル領域の上方に設けた場合には、主ワード線を第1導電型ウエル領域の上方に設けることが容易となる。また、第2ドレインーゲート配線層の上層部を第1導電型ウエル領域の上方に設けた場合には、主ワード線を第2導電型ウエル領域の上方に設けることが容易となる。

[0009]

具体的には、本発明の半導体装置は、次の2つの態様(1), (2)のいずれかをとることができる。

[0010]

(1)前記第2ドレインーゲート配線層の上層部は、前記第1導電型ウエル領域と前記第2導電型ウエル領域との境界より、該第2導電型ウエル領域側に設けられていることができる。

[0011]

この態様の場合、さらに、主ワード線を有し、

前記主ワード線は、前記第2ドレインーゲート配線層の上層部と同一の層に設けられ、かつ、前記第1導電型ウエル領域と前記第2導電型ウエル領域との境界より、該第1導電型ウエル領域側に設けられていることができる。

[0012]

(2)前記第2ドレインーゲート配線層の上層部は、前記第1導電型ウエル領域と前記第2導電型ウエル領域との境界より、該第1導電型ウエル領域側に設けられていることができる。

[0013]

この態様の場合、さらに、主ワード線を有し、

前記主ワード線は、前記第2ドレインーゲート配線層の上層部と同一の層に設けられ、かつ、前記第1導電型ウエル領域と前記第2導電型ウエル領域との境界



より、該第2導電型ウエル領域側に設けられていることができる。

[0014]

さらに、本発明の半導体装置は、次の態様(3)~(8)のうち、少なくとも 1つをとることができる。

[0015]

(3)前記第1ドレインーゲート配線層は、前記第2ドレインードレイン配線 層とコンタクト部を介して電気的に接続され、

前記第2ドレインーゲート配線層の下層部は、前記第2ゲートーゲート電極層 とコンタクト部を介して電気的に接続され、

前記第2ドレインーゲート配線層の上層部は、前記第1ドレインードレイン配線層および前記第2ドレインーゲート配線層の下層部のそれぞれとコンタクト部を介して電気的に接続されている態様。

[0016]

(4) 前記第1ゲートーゲート電極層と、前記第2ゲートーゲート電極層と、 前記第1ドレインーゲート配線層とは、同一の層に設けられ、

前記第1ドレインーゲート配線層は、前記第1導電型ウエル領域と前記第2導 電型ウエル領域との境界上に設けられている態様。

[0017]

(5) 前記第1ドレインーゲート配線層と、前記第2ドレインーゲート配線層 の上層部とは、平面的にみて重ならないように設けられている態様。

[0018]

(6) 前記第1ゲートーゲート電極層、前記第2ゲートーゲート電極層および 前記第1ドレインーゲート配線層は、第1層導電層に位置し、

前記第1ドレインードレイン配線層、前記第2ドレインードレイン配線層および前記第2ドレインーゲート配線層の下層部は、第2層導電層に位置し、

前記第2ドレインーゲート配線層の上層部は、第3層導電層に位置する態様。

[0019]

(7)第2層導電層は、高融点金属の窒化物層(たとえば窒化チタン)である 態様。第2層導電層が高融点金属の窒化物層であることにより、第2層導電層の



厚さを小さくすることができ、微細加工がし易い。したがって、セル面積の低減 を図ることができる。

[0020]

(8)第2層導電層の厚さは、100~200nmである態様。

[0021]

2. メモリシステム

本発明のメモリシステムは、本発明の半導体装置を備える。

[0022]

3. 電子機器

本発明の電子機器は、本発明の半導体装置を備える。

[0023]

【発明の実施の形態】

本発明の実施の形態について説明する。本実施の形態は、本発明にかかる半導 体装置を、SRAMに適用したものである。

[0024]

1. SRAMの等価回路

図1は、本実施の形態にかかるSRAMの等価回路と、導電層との対応関係を 示す図である。本実施の形態にかかるSRAMは、6個のMOS電界効果トラン ジスタにより、一つのメモリセルが構成されるタイプである。つまり、nチャネ ル型の駆動トランジスタQ3とpチャネル型の負荷トランジスタQ5とで、一つ のCMOSインバータが構成されている。また、nチャネル型の駆動トランジス タQ4とpチャネル型の負荷トランジスタQ6とで、一つのCMOSインバータ が構成されている。この二つのCMOSインバータをクロスカップルすることに より、フリップフロップが構成される。そして、このフリップフロップと、nチ マネル型の転送トランジスタQ1、Q2とにより、一つのメモリセルが構成され る。

[0025]

2. SRAMの構造

以下、SRAMの構造を説明する。まず、各図面を簡単に説明する。

8



[0026]

図1は、本実施の形態にかかるSRAMの等価回路と、導電層との対応関係を 示す図である。図2は、本実施の形態に係るSRAMのメモリセルのフィールド を模式的に示す平面図である。図3は、本実施の形態に係るSRAMのメモリセ ルの第1層導電層を模式的に示す平面図である。図4は、本実施の形態に係るS RAMのメモリセルの第2層導電層を模式的に示す平面図である。図5は、本実 施の形態に係るSRAMのメモリセルの第3層導電層を模式的に示す平面図であ る。図6は、本実施の形態に係るSRAMのメモリセルの第4層導電層を模式的 に示す平面図である。図7は、本実施の形態に係るSRAMのメモリセルのフィ ールドおよび第1層導電層を模式的に示す平面図である。図8は、本実施の形態 に係るSRAMのメモリセルのフィールドおよび第2層導電層を模式的に示す平 面図である。図9は、本実施の形態に係るSRAMのメモリセルの第1層導電層 および第2層導電層を模式的に示す平面図である。図10は、本実施の形態に係 るSRAMのメモリセルの第2層導電層および第3層導電層を模式的に示す平面 図である。図11は、本実施の形態に係るSRAMのメモリセルのフィールドお よび第3層導電層を模式的に示す平面図である。図12は、本実施の形態に係る SRAMのメモリセルの第1層導電層および第3層導電層を模式的に示す平面図 である。図13は、本実施の形態に係るSRAMのメモリセルの第3層導電層お よび第4層導電層を模式的に示す平面図である。図14は、図2~図13のA-A線に沿った断面を模式的に示す断面図である。図15は、図2~図13のB-B線に沿った断面を模式的に示す断面図である。

[0027]

SRAMは、フィールドに形成された素子形成領域と、第1層導電層と、第2層導電層と、第3層導電層と、第4層導電層とを含んで構成されている。以下、フィールドおよび第1~第4層導電層の各構成について、具体的に説明する。

[0028]

2. 1 フィールド

図2を参照しながら、フィールドについて説明する。フィールドは、第1~第 4活性領域14,15,16,17および素子分離領域12を有する。第1~第 4活性領域14,15,16,17は、素子分離領域12によって画定されている。第1および第2活性領域14,15が形成された側の領域は、n型ウエル領域W10となっており、第3および第4活性領域16,17が形成された側の領域は、p型ウエル領域W20となっている。

[0029]

第1活性領域14と第2活性領域15とは、平面形状に関して、対称関係にある。また、第3活性領域16と第4活性領域17とは、平面形状に関して、対称関係にある。

[0030]

第1活性領域14において、第1負荷トランジスタQ5が形成される。第1活性領域14内には、第1のp⁺型不純物層14 aおよび第2のp⁺型不純物層14 bが形成されている。第1のp⁺型不純物層14 aは、第1負荷トランジスタQ5のソースとして機能する。第2のp⁺型不純物層14 bは、第1負荷トランジスタQ5のドレインとして機能する。

[0031]

第 2 活性領域 1 5 において、第 2 負荷トランジスタ Q 6 が形成される。第 2 活性領域 1 5 内には、第 3 の p $^+$ 型不純物層 1 5 a および第 4 の p $^+$ 型不純物層 1 5 b が形成されている。第 3 の p $^+$ 型不純物層 1 5 a は、第 2 負荷トランジスタ Q 6 のソースとして機能する。第 4 の p $^+$ 型不純物層 1 5 b は、第 2 負荷トランジスタ Q 6 のドレインとして機能する。

[0032]

第3活性領域16において、第1駆動トランジスタQ3および第1転送トランジスタQ1が形成される。第3活性領域16内には、トランジスタQ1,Q3の構成要素となる第1~第3の n^+ 型不純物層16a,16b,16cと、ウエルコンタクト領域を構成する第5の p^+ 型不純物層16dとが形成されている。第1の n^+ 型不純物層16aは、第1転送トランジスタQ1のソースまたはドレインとして機能する。第2の n^+ 型不純物層16bは、第1駆動トランジスタQ3のドレイン、および、第1転送トランジスタQ1のソースまたはドレインとして機能する。第3の n^+ 型不純物層16cは、第1駆動トランジスタQ3のソース



[0033]

第4活性領域17において、第2駆動トランジスタQ4および第2転送トランジスタQ2が形成される。第4活性領域17内には、トランジスタQ2,Q4の構成要素となる第4~第6の n^+ 型不純物層17a, 17b, 17cと、ウエルコンタクト領域を構成する第6の p^+ 型不純物層17dとが形成されている。第4の n^+ 型不純物層17aは、第2転送トランジスタQ2のソースまたはドレインとして機能する。第5の n^+ 型不純物層17bは、第2駆動トランジスタQ4のドレイン、および、第2転送トランジスタQ2のソースまたはドレインとして機能する。第6の n^+ 型不純物層17bは、第2駆動トランジスタQ4のソースとして機能する。

[0034]

2. 2 第1層導電層

次に、図3および図7を参照しながら、第1層導電層を説明する。なお、第1 層導電層とは、半導体層10の上に形成された導電層をいう。

[0035]

第1層導電層は、第1ゲートーゲート電極層20と、第2ゲートーゲート電極層22と、第1ドレインーゲート配線層30と、副ワード線24とを有する。

[0036]

第1ゲートーゲート電極層20および第2ゲートーゲート電極層22は、Y方向に沿って伸びるように形成されている。第1ドレインーゲート配線層30および副ワード線24は、X方向に沿って伸びるように形成されている。


[0037]

以下、第1層導電層の各構成要素について、具体的に説明する。

[0038]

1)第1ゲートーゲート電極層

第1ゲートーゲート電極層20は、図7に示すように、第1活性領域14および第3活性領域16と交差するように形成されている。第1ゲートーゲート電極層20は、第1負荷トランジスタQ5および第1駆動トランジスタQ3のゲート



[0039]

第1ゲートーゲート電極層 20は、第1活性領域 14において、第1の p^+ 型不純物層 14 a と第2の p^+ 型不純物層 14 b との間を通るように形成されている。すなわち、第1ゲートーゲート電極層 20と、第1の p^+ 型不純物層 14 a と、第2の p^+ 型不純物層 14 b とで、第1負荷トランジスタQ 5を構成している。また、第1ゲートーゲート電極層 20は、第3活性領域 16において、第2の p^+ 型不純物層 16 b と第3の p^+ 型不純物層 16 c との間を通るように形成されている。すなわち、第1ゲートーゲート電極層 20と、第2の p^+ 型不純物層 16 b と、第3の p^+ 型不純物層 16 c とで、第1駆動トランジスタQ 3を構成している。

[0040]

2) 第1ドレインーゲート配線層

第1ドレインーゲート配線層30は、第1ゲートーゲート電極層20の側部から、第2ゲートーゲート電極層22に向かってX方向に沿って伸びるように形成されている。また、第1ドレインーゲート配線層30は、図7に示すように、少なくとも、第1活性領域14と第3活性領域16との間において形成されている。第1ドレインーゲート配線層30は、n型ウエル領域W10とp型ウエル領域W20との境界B10上に形成されている。第1ドレインーゲート配線層30の中心線と、その境界B10とが平面的にみて重なるように、第1ドレインーゲート配線層30を形成することができる。

[0041]

3) 第2ゲートーゲート電極層

第2ゲートーゲート電極層22は、図7に示すように、第2活性領域15および第4活性領域17と交差するように形成されている。第2ゲートーゲート電極層22は、第2負荷トランジスタQ6および第2駆動トランジスタQ4のゲート電極として機能する。

[0042]

第2ゲートーゲート電極層22は、第2活性領域15において、第3のp⁺型

不純物層 15a と第 4 の p ⁺型不純物層 15b との間を通るように形成されている。すなわち、第 2 ゲートーゲート電極層 22 と、第 3 の p ⁺型不純物層 15a と、第 4 の p ⁺型不純物層 15b とで、第 2 負荷トランジスタ Q 6 を構成している。また、第 2 ゲートーゲート電極層 22 は、第 4 活性領域 17 において、第 5 の n ⁺型不純物層 17b と第 6 の n ⁺型不純物層 17c との間を通るように形成されている。すなわち、第 2 ゲートーゲート電極層 22 と、第 5 の n ⁺型不純物層 17b と、第 6 の n ⁺型不純物層 17c とで、第 2 駆動トランジスタ Q 4 を構成している。

[0043]

4) 副ワード線

副ワード線24は、図7に示すように、第3活性領域16および第4活性領域17と交差するように形成されている。副ワード線24は、第1および第2転送トランジスタQ1、Q2のゲート電極として機能する。

[0044]

副ワード線24は、第3活性領域16において、第1のn⁺型不純物層16aと第2のn⁺型不純物層16bとの間を通るように形成されている。すなわち、副ワード線24と、第1のn⁺型不純物層16aと、第2のn⁺型不純物層16bとで、第1転送トランジスタQ1を構成している。また、副ワード線24は、第4活性領域17において、第4のn⁺型不純物層17aと第5のn⁺型不純物層17bとの間を通るように形成されている。すなわち、副ワード線24と、第4のn⁺型不純物層17aと、第5のn⁺型不純物層17bとで、第2転送トランジスタQ2を構成している。

[0045]

5) 第1層導電層等の断面構造

第1層導電層は、たとえば、ポリシリコン層およびシリサイド層が順次積層されて構成されることができる。

[0046]

図14および図15に示すように、フィールドおよび第1層導電層の上には、 第1の層間絶縁層90が形成されている。第1の層間絶縁層90は、たとえば化



学的機械的研磨法により、平坦化処理がなされて構成されることができる。

[0047]

2.3 第2層導電層

以下、図4、図8および図9を参照しながら、第2層導電層を説明する。なお 第2層導電層とは、第1の層間絶縁層90の上に形成された導電層をいう。

[0048]

第2層導電層は、図4に示すように、第1ドレインードレイン配線層40と、第2ドレインードレイン配線層42と、第2ドレインーゲート配線層の下層部32aと、第1BLコンタクトパッド層70aと、第1/BLコンタクトパッド層72aと、第1Vssコンタクトパッド層74aと、Vddコンタクトパッド層76とを有する。

[0049]

第1ドレインードレイン配線層40と、第2ドレインードレイン配線層42と、第2ドレインーゲート配線層の下層部32aとは、Y方向に沿って伸びるように形成されている。第1ドレインードレイン配線層40と、第2ドレインードレイン配線層42と、第2ドレインーゲート配線層の下層部32aとは、X方向に順次配列されている。

[0050]

以下、第2層導電層の各構成要素について、具体的に説明する。

[0051]

1) 第1ドレインードレイン配線層

第1ドレインードレイン配線層40は、第1活性領域14および第3活性領域 16と平面的にみて重なる部分を有する(図8参照)。具体的には、第1ドレイ ンードレイン配線層40の一方の端部40aは、第2のp⁺型不純物層14bの 上方に位置している。第1ドレインードレイン配線層40の一方の端部40aと 第2のp⁺型不純物層14bとは、フィールドと第2層導電層とのコンタクト部 (以下「フィールド・第2層ーコンタクト部」という)80を介して電気的に接 続されている。第1ドレインードレイン配線層40の他方の端部40bは、第2 のn⁺型不純物層16bの上方に位置している。第1ドレインードレイン配線層



40の他方の端部40bと第2のn⁺型不純物層16bとは、フィールド・第2層-コンタクト部80を介して電気的に接続されている。また、第1のドレインードレイン配線層40の端部40a,40bは、X方向で3本のラインが存在する領域A10の第1ドレインードレイン配線層40の部分40cより、幅を太く設定することができる。

[0052]

2) 第2ドレインードレイン配線層

第2ドレインードレイン配線層42は、第2活性領域15および第4活性領域17と平面的にみて重なる部分を有する(図8参照)。具体的には、第2ドレインードレイン配線層42の一方の端部42aは、第4のp⁺型不純物層15bの上方に位置している。第2ドレインードレイン配線層42の一方の端部42aと、第4のp⁺型不純物層15bとは、フィールド・第2層-コンタクト部80を介して電気的に接続されている。第2ドレインードレイン配線層42の他方の端部42bは、第5のn⁺型不純物層17bの上方に位置している。第2ドレインードレイン配線層42の他方の端部42bは、第5のn⁺型不純物層17bとは、フィールド・第2層-コンタクト部80を介して電気的に接続されている。

[0053]

さらに、第2ドレインードレイン配線層42は、第1ドレインーゲート配線層30の端部30aと平面的にみて重なる部分を有する(図9参照)。第2ドレインードレイン配線層42と、第1ドレインーゲート配線層30の端部30aとは、第1層導電層と第2層導電層とのコンタクト部(以下「第1層・第2層ーコンタクト部」という)82を介して電気的に接続されている。

[0054]

3) 第2ドレインーゲート配線層の下層部

第2ドレインーゲート配線層の下層部32aは、第2ドレインードレイン配線層42を基準として、第1ドレインードレイン配線層40の反対側に形成されている。第2ドレインーゲート配線層の下層部32aは、第2ゲートーゲート電極層22と平面的にみて重なる部分を有する(図9参照)。第2ドレインーゲート配線層の下層部32aと、第2ゲートーゲート電極層22とは、第1層・第2層



- コンタクト部82を介して電気的に接続されている。

[0055]

4) 第1 B L コンタクトパッド層

第1BLコンタクトパッド層70aは、第3活性領域16における第1のn⁺型不純物層16aの上方に位置している(図8参照)。第1BLコンタクトパッド層70aと第1のn⁺型不純物層16aとは、フィールド・第2層-コンタクト部80を介して電気的に接続されている。

[0056]

5) 第1/BLコンタクトパッド層

第1/BLコンタクトパッド層72aは、第4活性領域17における第4のn⁺型不純物層17aの上方に位置している(図8参照)。第1/BLコンタクトパッド層72aと第4のn⁺型不純物層17aとは、フィールド・第2層-コンタクト部80を介して電気的に接続されている。

[0057]

6) 第1 V s s コンタクトパッド層

各第1 V s s コンタクトパッド層 7 4 a は、駆動トランジスタQ3, Q4のソース(たとえば第3のn ⁺型不純物層16c)およびウエルコンタクト領域(たとえば第5のp ⁺型不純物層16d)の上方に位置している(図8参照)。各第1 V s s コンタクトパッド層 7 4 a は、フィールド・第2層ーコンタクト部80を介して、駆動トランジスタQ3, Q4のソース(たとえば第3のn ⁺型不純物層16c)と電気的に接続されている。また、第1 V s s コンタクトパッド層 7 4 a は、フィールド・第2層ーコンタクト部80を介して、ウエルコンタクト領域(たとえば第4のp ⁺型不純物層16d)と電気的に接続されている。

[0058]

7) Vddコンタクトパッド層



気的に接続されている。

[0059]

8) 第2層導電層等の断面構造

次に、第2層導電層の断面構造について、図14および図15を用いて説明する。第2層導電層は、例えば、高融点金属の窒化物層のみからなることができる。第2層導電層の厚さは、たとえば100~200nm、好ましくは140~160nmである。高融点金属の窒化物層は、例えば、窒化チタンからなることができる。第2層導電層が高融点金属の窒化物層からなることにより、第2層導電層の厚さを小さくすることができ、微細加工がし易い。したがって、セル面積の低減を図ることができる。

[0060]

また、第2層導電層は、次のいずれかの態様であってもよい。1) 高融点金属からなる金属層上に、高融点金属の窒化物層を形成した構造を有していてもよい。この場合、高融点金属からなる金属層は、下敷きとなり、例えば、チタン層からなることができる。高融点金属の窒化物層の材料としては、窒化チタンを挙げることができる。2) 第2層導電層の構成は、高融点金属の金属層のみから構成されてもよい。

[0061]

次に、フィールド・第2層ーコンタクト部80の断面構造について、図14および図15を用いて説明する。フィールド・第2層ーコンタクト部80は、第1の層間絶縁層90に形成されたスルーホール90aを充填するように形成されている。フィールド・第2層ーコンタクト部80は、バリア層80aと、バリア層80aの上に形成されたプラグ80bとを含む。プラグの材料としては、チタン、タングステンを挙げることができる。バリア層80aとしては、高融点金属からなる金属層と、その金属層の上に形成された高融点金属の窒化物層とからなることが好ましい。高融点金属からなる金属層の材質としては、たとえばチタンを挙げることができる。高融点金属の窒化物層の材質としては、たとえば窒化チタンを挙げることができる。

[0062]





次に、第1層・第2層ーコンタクト部82の断面構造について、図14および図15を用いて説明する。第1層・第2層ーコンタクト部82は、第1の層間絶縁層90に形成されたスルーホール90bを充填するように形成されている。第1層・第2層ーコンタクト部82は、フィールド・第2層ーコンタクト部80において述べた構成と同様の構成をとることができる。

[0063]

第2層導電層を覆うように、第2の層間絶縁層92が形成されている。第2の 層間絶縁層92は、たとえば化学的機械的研磨法により、平坦化処理がなされて 構成されることができる。

[0064]

2. 4 第3層導電層

以下、図5、図10~図12を参照しながら、第3層導電層を説明する。なお、第3層導電層とは、第2の層間絶縁層92の上に形成された導電層をいう(図14および図15参照)。

[0065]

第3層導電層は、第2ドレインーゲート配線層の上層部32bと、主ワード線50と、Vdd配線52と、第2BLコンタクトパッド層70bと、第2/BLコンタクトパッド層72bと、第2Vssコンタクトパッド層74bとを有する

[0066]

第2ドレインーゲート配線層の上層部32b、主ワード線50およびVdd配線52は、X方向に沿って伸びるように形成されている。第2BLコンタクトパッド層70bと、第2/BLコンタクトパッド層72bと、第2Vssコンタクトパッド層74bとは、Y方向に沿って伸びるように形成されている。

[0067]

以下、第3層導電層の各構成要素について、具体的に説明する。

[0068]

1) 第2ドレインーゲート配線層の上層部

第2ドレインーゲート配線層の上層部32bは、図10に示すように、第2層

導電層の第2ドレインードレイン配線層42と交差するように形成されている。 具体的には、第2ドレインーゲート配線層の上層部32bは、第1ドレインード レイン配線層40の端部40bの上方から、第2ドレインーゲート配線層の下層 部32aの端部32a1の上方まで形成されている。第2ドレインーゲート配線 層の上層部32bは、第2層導電層と第3層導電層とのコンタクト部(以下「第 2層・第3層ーコンタクト部」という)84を介して、第1ドレインードレイン 配線層40の端部40bと電気的に接続されている。また、第2ドレインーゲート配線層の上層部32bは、第2層・第3層ーコンタクト部84を介して、第2ドレインーゲート配線層の上層部32bは、第2層・第3層ーコンタクト部84を介して、第2ドレインーゲート配線層の下層部32aの端部32a1と電気的に接続されている。

[0069]

第2ドレインーゲート電極層の上層部32 a は、図11に示すように、n型ウエル領域W10とp型ウエル領域W20との境界B10より、p型ウエル領域W20側の領域に設けられている。第2ドレインーゲート電極層の上層部32 a をこのように設けたことによる作用効果は、「作用効果」の項で説明する。

[0070]

図1に示すように、第2層導電層の第1ドレインードレイン配線層40と、第1層導電層の第2ゲートーゲート電極層22とは、第2層・第3層ーコンタクト部84、第2ゲートードレイン配線層の上層部32b、第2層・第3層ーコンタクト部84、第2ゲートードレイン配線層の下層部32a、第1層・第2層ーコンタクト部82を介して、電気的に接続されている。

[0071]

2) Vdd配線

Vdd配線52は、図10に示すように、Vddコンタクトパッド層76の上方を通るように形成されている。Vdd配線52は、第2層・第3層-コンタクト部84を介して、Vddコンタクトパッド層76と電気的に接続されている。

[0072]

3) 第2 B L コンタクトパッド層

第2BLコンタクトパッド層70bは、第1BLコンタクトパッド層70aの

上方に位置している。第2BLコンタクトパッド層70bは、第2層・第3層-コンタクト部84を介して、第1BLコンタクトパッド層70aと電気的に接続されている。

[0073]

4) 第2/BLコンタクトパッド層

第2/BLコンタクトパッド層72bは、第1/BLコンタクトパッド層72 aの上方に位置している。第2/BLコンタクトパッド層72bは、第1/BLコンタクトパッド層72aと、第2層・第3層-コンタクト部84を介して電気的に接続されている。

[0074]

5) 第2 V s s コンタクトパッド層

第2 V s s コンタクトパッド層 7 4 b は、第1 V s s コンタクトパッド層 7 4 a の上方に位置している。第2 V s s コンタクトパッド層 7 4 b は、第2層・第3層-コンタクト部 8 4 を介して、第1 V s s コンタクトパッド層 7 4 a と電気的に接続されている。

[0075]

6) 第3層導電層等の断面構造

次に、第3層導電層の断面構造について、図14および図15を用いて説明する。第3層導電層は、たとえば、下から順に、高融点金属の窒化物層、金属層、高融点金属の窒化物層が積層された構造を有する。高融点金属の窒化物層の材質としては、たとえば窒化チタンを挙げることができる。金属層の材質としては、たとえば、アルミニウム、銅、またはこれらの合金を挙げることができる。

[0076]

次に、第2層・第3層ーコンタクト部84の断面構造について説明する。第2層・第3層ーコンタクト部84は、第2の層間絶縁層92に形成されたスルーホール92aを充填するように形成されている。第2層・第3層ーコンタクト部84は、フィールド・第2層ーコンタクト部80において述べた構成と同様の構成をとることができる。

[0077]

第3層導電層を覆うように、第3の層間絶縁層94が形成されている。第3の 層間絶縁層94は、たとえば化学的機械的研磨法により、平坦化処理がなされて 構成されることができる。

[0078]

2. 5 第4層導電層

以下、図6および図13を参照して、第4層導電層を説明する。なお、第4層 導電層とは、第3の層間絶縁層94の上に形成された導電層をいう。

[0079]

第4層導電層は、ビット線60と、/ビット線62と、Vss配線64とを有する。

[0080]

ビット線60、/ビット線62およびVss配線64は、Y方向に沿って伸びるように形成されている。

[0081]

以下、具体的に、ビット線 6 0、/ビット線 6 2 および V s s 配線 6 4 の構成を説明する。

[0082]

1) ビット線

ビット線60は、図13に示すように、第2BLコンタクトパッド層70bの上方を通るように形成されている。ビット線60は、第3層導電層と第4層導電層とのコンタクト部(以下「第3層・第4層-コンタクト部」という)86を介して、第2BLコンタクトパッド層70bと電気的に接続されている。

[0083]

2) /ビット線

/ビット線62は、図13に示すように、第2/BLコンタクトパッド層72 bの上方を通るように形成されている。/ビット線62は、第3層・第4層-コンタクト部86を介して、第2/BLコンタクトパッド層72bと電気的に接続されている。

[0084]

3) V s s 配線

Vss配線64は、図13に示すように、第2Vssコンタクトパッド層74 bの上方を通るように形成されている。Vss配線64は、第3層・第4層-コ ンタクト部86を介して、第2Vssコンタクトパッド層74bと電気的に接続 されている。

[0085]

4)第4層導電層等の断面構造

次に、第4層導電層の断面構造について、図14および図15を用いて説明す る。第4層導電層は、第3層導電層で述べた構成と同様の構成をとることができ る。

[0086]

次に、第3層・第4層-コンタクト部86の断面構造について説明する。第3 層・第4層-コンタクト部86は、第3の層間絶縁層94に形成されたスルーホ ール94aを充填するように形成されている。第3層・第4層ーコンタクト部8 6は、フィールド・第2層-コンタクト部80において述べた構成と同様の構成 をとることができる。

[0087]

図14および図15において図示していないが、第4層導電層の上に、パシベ ーション層が形成されることができる。

[0088]

3. 作用効果

以下、本実施の形態に係る半導体装置の作用効果を説明する。

[0089]

(1)本実施の形態においては、第2ドレインーゲート配線層の上層部32b をn型ウエル領域W10とp型ウエル領域W20との境界B10より、p型ウエ ル領域W20側に設けている。これにより、たとえば次の効果を奏することがで きる。

[0090]

1) 比較例として、図22に示すように、第2ドレインーゲート配線層の上層

2 2

部132 b は、p型ウエル領域W10とn型ウエル領域W20との境界B10を 跨ぐように設けることが考えられる。しかし、この場合、n型ウエル領域W10 の上方に主ワード線を配置しようとすると、メモリセルのサイズに制約が有る場合、Vdd配線52と第2ドレインーゲート配線層の上層部132bとの間隔の 狭さから、その間に、主ワード線を形成し難い。また、p型ウエル領域W20の 上方に主ワード線を配置しようとすると、メモリセルのサイズに制約がある場合、Vssコンタクトパッド層74bおよびビット線のためのコンタクトパッド層70b,72bと、第2ドレインーゲート配線層の上層部132bとの間隔の狭 さから、その間に、主ワード線を形成し難い。その結果、第3層導電層に主ワー ド線を形成するのが難しい。

[0091]

しかし、本実施の形態においては、図11に示すように、第2ドレインーゲート配線層の上層部32bは、n型ウエル領域W10とp型ウエル領域W20との境界B10より、p型ウエル領域W20側に設けられている。このため、第2ドレインーゲート配線層の上層部32bとVdd配線52との間隔がその分だけ広くなる。したがって、第2ドレインーゲート配線層の上層部32bとVdd配線52との間(n型ウエル領域W10の上方)に、それらの配線32b,52とショートしないように、第2ドレインーゲート配線層の上層部32bを形成するのが容易となる。このため、第3層導電層に主ワード線を形成し易くなる。

[0092]

2)図22に示すように、第2ドレインーゲート配線層の上層部132bをp型ウエル領域W10とn型ウエル領域W20との境界B10を跨ぐように設けた場合を考える。この場合、第2ドレインーゲート配線層の上層部132bと第1ドレインードレイン配線層140とのコンタクト部184は、X方向で3本のラインが存在する領域A10の第1ドレインードレイン配線層140の部分140aの上に設けられることとなる。X方向で3本のラインが存在する領域A10は、そのコンタクト部184を形成するためのスペースに関し余裕がない。このため、第1ドレインードレイン配線層140の部分140aの上に、コンタクト部184を設けることは難しい。すなわち、コンタクト部184が第2ドレインー

ゲート配線層の下層部132aや第2ドレインードレイン配線層142とショートしたりする場合がある。

[0093]

しかし、本実施の形態においては、第2ドレインーゲート配線層の上層部32bをn型ウエル領域W10とp型ウエル領域W20との境界B10より、p型ウエル領域W20側に設けている。これにより、図10に示すように、X方向で2本のラインが存在する領域A20における第1ドレインードレイン配線層40の端部40bの上に、コンタクト部84を形成することができる。X方向で2本のラインが存在する領域A20は、X方向で3本のラインが存在する領域A10よりも、コンタクト部84を形成するスペースに余裕がある。このため、その分だけ、第2ドレインードレイン配線層42や第2ドレインーゲート配線層の下層部32aとショートしないようように、そのコンタクト部84を形成し易い。

[0094]

また、図10に示すように、第1ドレインードレイン配線層40の端部40bの上に、コンタクト部84を設けることができる。第1ドレインードレイン配線層40の端部40bの幅を太く設定できる。その結果、第1ドレインードレイン配線層40からはみ出さずに、そのコンタクト部84を形成し易い。

[0095]

(2)第1ドレインーゲート配線層と、第2ドレインーゲート配線層とを、同一の導電層に形成することが考えられる。この場合、第1および第2ドレインーゲート配線層が形成された導電層のパターン密度の大きさから、セル面積を小さくするのが難しい。

[0096]

しかし、本実施の形態においては、第1ドレインーゲート配線層30は、第1 層導電層に位置している。また、第2ドレインーゲート配線層は、第2ドレイン ーゲート配線層の下層部32aと、第2ドレインーゲート配線層の上層部32b とに分けられて構成されている。第2ドレインーゲート配線層の下層部32aは 第2層導電層に位置し、第2ドレインーゲート配線層の上層部32bは第3層導 電層に位置している。このため、第1ドレインーゲート配線層と、第2ドレイン

2 4

ーゲート配線層とは、それぞれ異なる層に形成されている。したがって、第1ドレインーゲート配線層と、第2ドレインーゲート配線層とが同じ層に形成されていないため、配線層のパターン密度を小さくすることができる。その結果、本実施の形態に係るメモリセルによれば、セル面積を小さくすることができる。

[0097]

4. SRAMの電子機器への応用例

本実施の形態にかかるSRAMは、例えば、携帯機器のような電子機器に応用することができる。図16は、携帯電話機のシステムの一部のブロック図である。 CPU540、SRAM550、DRAM560はバスラインにより、相互に接続されている。さらに、CPU540は、バスラインにより、キーボード510およびLCDドライバ520と接続されている。LCDドライバ520は、バスラインにより、液晶表示部530と接続されている。CPU540、SRAM550およびDRAM560でメモリシステムを構成している。

[0098]

図17は、図16に示す携帯電話機のシステムを備える携帯電話機600の斜視図である。携帯電話機600は、キーボード612、液晶表示部614、受話部616およびアンテナ部618を含む本体部610と、送話部622を含む蓋部620と、を備える。

[0099]

5. 変形例

上記の実施の形態は、たとえば、次の変形が可能である。

[0100]

(1)第2ドレインーゲート配線層の上層部32bは、図18に示すように、 平面的にみて第1ゲートーゲート電極層30と完全に重ならないように設けても よい。これにより、第1ドレインーゲート配線層30と、第2ドレインーゲート 配線層の下層部32bとの容量結合を抑えることができる。その結果、容量結合 が抑えられた分だけ、一方のノードの電位が、他方のノードの電位による影響を 受けるのを抑えることができる。

[0101]

(2)第2ドレインーゲート配線層の上層部32bは、図19~21に示すように、n型ウエル領域W10とp型ウエル領域W20との境界B10よりn型ウエル領域W10側に設けてもよい。この場合、Vssコンタクトパッド層74bおよびビット線のためのコンタクトパッド層70b,72bと、第2ドレインーゲート配線層の上層部32bとの間隔を広くすることができる。このため、第2ドレインーゲート配線層の上層部32bや、Vssコンタクトパッド層やビット線のためのコンタクトパッド層とショートさせることなく、主ワード線50をその間(p型ウエル領域W20の上方)に形成するのが容易となる。

[0102]

この場合においても、図20に示すように、第2ドレイン-ゲート配線層の上層部32bと第1ゲート-ゲート電極層30とが平面的にみて重ならないようにしてもよい。

[0103]

本発明は、上記の実施の形態に限定されず、本発明の要旨を超えない範囲で種々の変更が可能である。

【図面の簡単な説明】

【図1】

本実施の形態にかかるSRAMの等価回路と、導電層との対応関係を示す図である。

【図2】

本実施の形態に係るSRAMのメモリセルのフィールドを模式的に示す平面図である。

【図3】

本実施の形態に係るSRAMのメモリセルの第1層導電層を模式的に示す平面 図である。

【図4】

本実施の形態に係るSRAMのメモリセルの第2層導電層を模式的に示す平面 図である。

【図5】

本実施の形態に係るSRAMのメモリセルの第3層導電層を模式的に示す平面 図である。

【図6】

本実施の形態に係るSRAMのメモリセルの第4層導電層を模式的に示す平面 図である。

【図7】

本実施の形態に係るSRAMのメモリセルのフィールドおよび第1層導電層を 模式的に示す平面図である。

【図8】

本実施の形態に係るSRAMのメモリセルのフィールドおよび第2層導電層を 模式的に示す平面図である。

【図9】

本実施の形態に係るSRAMのメモリセルの第1層導電層および第2層導電層 を模式的に示す平面図である。

【図10】

本実施の形態に係るSRAMのメモリセルの第2層導電層および第3層導電層 を模式的に示す平面図である。

【図11】

本実施の形態に係るSRAMのメモリセルのフィールドおよび第3層導電層を 模式的に示す平面図である。

【図12】

本実施の形態に係るSRAMのメモリセルの第1層導電層および第3層導電層 を模式的に示す平面図である。

【図13】

本実施の形態に係るSRAMのメモリセルの第3層導電層および第4層導電層 を模式的に示す平面図である。

【図14】

図2~図13のA-A線に沿った断面を模式的に示す断面図である。

【図15】

図2~図13のB-B線に沿った断面を模式的に示す断面図である。

【図16】

本実施の形態にかかるSRAMを備えた、携帯電話機のシステムの一部のブロック図である。

【図17】

図16に示す携帯電話機のシステムを備える携帯電話機の斜視図である。

【図18】

第1の変形例に係るSRAMのメモリセルの第1層導電層および第3層導電層 の平面を模式的に示す平面図である。

【図19】

第2の変形例に係るSRAMのメモリセルのフィールドおよび第3層導電層の 平面を模式的に示す断面図である。

【図20】

第2の変形例に係るSRAMのメモリセルの第1層導電層および第3層導電層 の平面を模式的に示す断面図である。

【図21】

第2の変形例に係るSRAMのメモリセルの第2層導電層および第3層導電層 の平面を模式的に示す断面図である。

【図22】

比較例に係る半導体装置の平面を模式的に示す断面図である。

【符号の説明】

- 10 シリコン基板
- 12 素子分離領域
- 14 第1活性領域
- 14a,14b p +型不純物層
- 15 第2活性領域
- 15a, 15b p +型不純物層
- 16 第3活性領域
- 16a, 16b, 16c n +型不純物層

特2001-333097


- 16d p +型不純物層
- 17 第4活性領域
- 17a, 17b, 17c n +型不純物層
- 17d p +型不純物層
- 20 第1ゲートーゲート電極層
- 22 第2ゲートーゲート電極層
- 24 副ワード線
- 30 第1ゲートードレイン配線層
- 32a 第2ゲートードレイン配線層の下層部
- 32b 第2ゲートードレイン配線層の上層部
- 40 第1ドレインードレイン配線層
- 42 第2ドレインードレイン配線層
- 50 主ワード線
- 52 Vdd配線
- 60 ビット線
- 62 /ビット線
- 64 Vss配線
- 70a 第1BLコンタクトパッド層
- 70b 第2BLコンタクトパッド層
- 72a 第1/BLコンタクトパッド層
- 72b 第2/BLコンタクトパッド層
- 74a 第1 V s s コンタクトパッド層
- 74 b 第2 V s s コンタクトパッド層
- 76 Vddコンタクトパッド層
- 80 フィールド・第2層ーコンタクト部
- 82 第1層・第2層ーコンタクト部
- 84 第2層・第3層ーコンタクト部
- 86 第3層・第4層-コンタクト部
- 90 層間絶縁層

特2001-333097

- 90a スルーホール
- 92 層間絶縁層
- 92a スルーホール
- 94 層間絶縁層
- 94a スルーホール
- 110 シリサイド層
- Q1 第1転送トランジスタ
- Q2 第2転送トランジスタ
- Q3 第1駆動トランジスタ
- Q4 第2駆動トランジスタ
- Q5 第1負荷トランジスタ
- Q6 第2負荷トランジスタ


【書類名】 図面

【図1】




【図2】

フィールト・




【図3】

第1層導電層




【図4】

第2層導電層




【図5】

第3層導電層




【図6】

第4層導電層




【図7】

フィールトー第1層導電層




【図8】

フィール・一第2層導電層




【図9】

第1層導電層-第2層導電層




【図10】

第2層導電層-第3層導電層




【図11】

フィール・一第3層導電層




【図12】

第1層導電層-第3層導電層




【図13】


第3層導電層-第4層導電層




【図14】




【図15】



【図16】




【図17】




【図18】.

第1層導電層-第3層導電層




【図19】

フィール・一第3層導電層




【図20】

第1層導電層-第3層導電層




【図21】

第2層導電層-第3層導電層



【図22】

第2層導電層-第3層導電層



【書類名】

要約書

【要約】

【課題】 セル面積を小さくすることができる、半導体装置を提供する。また、 その半導体装置を含むメモリシステムおよび電子機器を提供する。

【解決手段】 半導体装置は、SRAMメモリセルを備える。半導体装置は、第 1 ゲートーゲート電極層 2 0 と、第 2 ゲートーゲート電極層 2 2 と、第 1 ドレインードレイン配線層 4 0 と、第 2 ドレインードレイン配線層 4 2 と、第 1 ドレインーゲート配線層 3 0 と、第 2 ドレインーゲート配線層 3 2 a, 3 2 b と、を含む。第 1 ドレインーゲート配線層 3 0 および第 2 ドレインーゲート配線層の上層部 3 2 a, 3 2 b は、それぞれ異なる層に位置している。第 2 ドレインーゲート配線層の上層部 3 2 a は、n型ウエル領域W 1 0 またはp型ウエル領域W 2 0 の上方に設けられる。

【選択図】

図11

認定・付加情報

特許出願の番号 特願2001-333097

受付番号 50101602882

書類名特許願

担当官 第五担当上席 0094

作成日 平成13年11月 2日

<認定情報・付加情報>

【特許出願人】

【識別番号】 000002369

【住所又は居所】 東京都新宿区西新宿2丁目4番1号

【氏名又は名称】 セイコーエプソン株式会社

【代理人】 申請人

【識別番号】 100090479

【住所又は居所】 東京都杉並区荻窪5丁目26番13号 荻窪TM

ビル2階 井上・布施合同特許事務所

【氏名又は名称】 井上 一

【選任した代理人】

【識別番号】 100090387

【住所又は居所】 東京都杉並区荻窪5丁目26番13号 荻窪TM

ビル2階 井上・布施合同特許事務所

【氏名又は名称】 布施 行夫

【選任した代理人】

【識別番号】 100090398

【住所又は居所】 東京都杉並区荻窪5丁目26番13号 荻窪TM

1

ビル2階 井上・布施合同特許事務所

【氏名又は名称】 大渕 美千栄

出願人履歷情報

識別番号

[000002369]

1. 変更年月日 199

1990年 8月20日

[変更理由]

新規登録

住 所

東京都新宿区西新宿2丁目4番1号

氏 名

セイコーエプソン株式会社